Laporan Akhir 2 Modul 4




1. Jurnal [Kembali]






2. Alat dan Bahan [Kembali]

  1.  Panel DL 2203D
  2.  Panel DL 2203S
  3.  Panel DL 2203C
  4. Jumper 
 

 

3. Rangkaian Simulasi [Kembali]







4. Prinsip Kerja Rangkaian [Kembali]

    Pada percobaan ini kita membuat rangkaian yang sesuai dengan gambar pada percobaan 2, yaitu Decoder BCD Seven Segment. Pada rangkaian ini kami menggunakan seven segment common anoda karena terhubung pada VCC. Dilihat pada rangkaian ini terdapat 7 SPDT dimana mewakili dari tiap-tiap input yaitu SW 1 terhubung pada input A (B0), SW 2 terhubung pada input B (B1), SW 3 terhubung pada input C (B2), SW 4 terhubung pada input D (B3), SW 5 terhubung pada input BI/RBO (B4), SW 6 terhubung pada input RBI (B5), SW 7 terhubung pada input LT (B6). 

    Untuk output yang dihasilkan ditentukan dari input yang ada pada jurnal dengan memvariasikan nilai B0-B6.


5. Video Rangkaian[Kembali]
 





 6. Analisa [Kembali]

1. Analisa pengaruh LT, RBO, RBI
Jawab: 
  • LT (Lamp Test Input) bersifat Active low yaitu ketika diberi input 0 maka output yang akan dikeluarkan juga 0. Dan seven segment menunjukkan angka 8.
  • RBI (Row Blanking Input/Active Low) berfungsi untuk menolkan semua keluaran pada IC jika semua input berlogika 0
  • BI/RBO (Blanking Input/ Row Blanking Input/ Active Low) berfungsi untuk mematikan keluaran dari IC. Bila diberi logika 0 maka semua output yang dikeluarkan IC adalah 1 dan seven segment akan mati.

2. Analisa pengaruh BCD Decoder to Seven Segment pada rangkaian
Jawab:

   BCD Decoder berguna untuk menerima masukan BCD 4 bit dan memberikan keluaran yang melewatkan arus untuk menampilkan angka desimal. Pada percobaan ini digunakan BCD Decoder common anoda karena terhubung pada VCC. 
        

7. Link Download [Kembali]







di Tidak ada komentar:

Laporan Akhir 1 Modul 4




1. Jurnal [Kembali]





2. Alat dan Bahan [Kembali]

  1.  Panel DL 2203D
  2.  Panel DL 2203S
  3.  Panel DL 2203C
  4. Jumper 
 

 

3. Rangkaian Simulasi [Kembali]






4. Prinsip Kerja Rangkaian [Kembali]

    Pada percobaan ini kita membuat rangkaian yang sesuai dengan gambar percobaan 1, yaitu 4 buah J K Flip Flop dengan 7 SPDT. Dimana SW 1 terhubung dengan SET pada J K Flip Flop terakhir,  SW 2 terhubung dengan SET pada J K Flip Flop ke 3,  SW 3 terhubung dengan SET pada J K Flip Flop kedua,  SW 4 terhubung dengan SET pada J K Flip Flop pertama. SW 5 pada gerbang AND, SW 6 pada input J dan K pada Flip Flop yang pertama dan SW 7 terhubung dengan RESET pada seluruh Flip Flop. 

    Pada percobaan ini kami memvariasikan nilai B0-B6, dari input-input ini kami dapatkan hasil yaitu untuk B3-B6=0, B0 dan B2=1 serta B1=X maka kami dapatkan rangkaiannya Serial In Serial Out (SISO). B3-B6=0, B0=1 dan B2=Rise Time serta B1=X maka kami dapatkan rangkaiannya Serial In Pararel Out (SIPO). B3-B6=X, B0 dan B2=1 serta B1=0 maka kami dapatkan rangkaiannya Pararel In Serial Out (PISO). B3-B6=X, B0=1 dan B2=0 serta B1=0 maka kami dapatkan rangkaiannya Pararel In Pararel Out (PIPO).


5. Video Rangkaian[Kembali]
 





 6. Analisa [Kembali]

1. Analisa output yang dihasilkan ditiap-tiap modul
Jawab: 
  • Kondisi Pertama itu Serial In Serial Out (SISO), hal ini dikarenakan masuk dan keluar secara satu persatu/serial.
  • Kondisi Kedua itu Serial In Pararel Out (SIPO), hal ini dikarenakan masuk secara seri/satu persatu dan keluar secara serempak/pararel.
  • Kondisi Ketiga itu Pararel In Serial Out (PISO), hal ini dikarenakan masuk secara pararel dan keluar secara satu persatu/serial.
  • Kondisi Keempat itu Pararel In Pararel Out (PIPO), hal ini dikarenakan masuk dan keluar secara serempak/pararel.

2. Jika gerbang AND pada rangkaian ini dihapus, sumber clock dihubungkan langsung ke Flip Flop, bandingkan output yan didapatkan.

Jawab:

   Dilihat pada output yang didapat maka tidak ada variasi yang dihasilkan. Terlihat jika menggunakan gerbang AND dapat dilihat output dari rangkaian ini seperti SISO, SIPO, PISO, PIPO. Namun, jika tanpa menggunakan gerbang AND maka output yang dihasilkan yaitu seluruhnya pararel (PIPO).
        

7. Link Download [Kembali]







di Tidak ada komentar:

TP2 M4



  1. Kondisi [kembali]

Tugas Pendahuluan 2 Modul 4
( Percobaan 2 Kondisi 2 )

    Buatlah rangkaian seperti gambar percobaan 2 dengan menggunakan seven segment common anoda.

  2. Gambar Rangkaian [kembali]





  3.Video Simulasi [kembali]





  4.Prinsip Kerja [kembali] 

    Sesuai dengan kondisi yang tercantum pada modul yaitu Seven Segment common anoda adalah rangkaian elektronika yang disusun oleh 7 segment yang digunakan untuk menampilkan karakter tertentu. Common anoda sendiri yaitu rangkaian seven segment yang dihubungkan pada VCC. 
    Dilihat pada pecobaan bahwa terdapat 7 SPDT yaitu SW 1 dihubungkan pada input A, SW 2 dihubungkan pada input B, SW 3 dihubungkan pada input C, SW 4 dihubungkan pada input D, SW 5 dihubungkan pada input BI/RBO, SW 6 dihubungkan pada input RBI, SW 7 dihubungkan pada input LT. Serta seven segment dihubungkan pada VCC. Rangkaian ini bersifat aktif low.
    Input yang diberikan diberikan oleh SPDT dari SW 1 hingga SW 4 akan menjadi output untuk menampilkan nilai binery menjadi desimal kedalam seven segment. Output yang bernilai 1-8 akan menampilkan angka dari 1-8. Namun untuk output 9-15 akan diberikan simbol-simbol melalui simbol-simbol yang bisa diterjemahkan menggunakan penjelasan datasheet. Jika LT dihubungkan pada ground maka seluruh output yang dikeluarkan otomatis berlogika 0 dan nantinya akan ditampilkan dalam seven segment bernilai 8. Jika BI/RBO dihubungkan pada ground maka seluruh output yang dikeluarkan otomatis bernilai 1 dan nantinya akan ditampilkan dalam seven segment bernilai 15.



 

  5.Link Download [kembali]

File Proteus  Disini


Download Video Disini


File HTML Disini


Data Sheet 74LS47 Disini


di Tidak ada komentar:

TP1 M4



  1. Kondisi [kembali]

Tugas Pendahuluan 1 Modul 4
( Percobaan 1 Kondisi 4 )

    Buatlah rangkaian seperti gambar percobaan 1 dengan menggunakan D Flip Flop.

  2. Gambar Rangkaian [kembali]





  3.Video Simulasi [kembali]





  4.Prinsip Kerja [kembali] 

    Sesuai dengan kondisi pada rangkaian ini yaitu Shift Register Serial In Serial Out (SISO) atau inputan dan keluaran berjumlah satu atau dilakukan secara satu persatu. Secara aris besar inputan akan diberikan pada flip flop pertama dan output pada flip flop ini akan menjadi input untuk flip flop berikutnya, dan begitu seterusnya.
    Pada rangkaian ini terdapat 7 SPDT yaitu SW 1 terhubung pada SET D Flip Flop ke 4, SW 2 terhubung pada SET D Flip Flop ke 3, SW 3 terhubung pada SET D Flip Flop ke 2, SW 4 terhubung pada SET D Flip Flop ke 1. SW 5 terhubung pada gerbang AND yang juga terhubung pada CLOCK. SW 6 terhubung pada input D para rangkaian D Flip Flop yang pertama. Serta SW 7 terhubung pada tiap tiap RESET diseluruh D Flip Flop.
    Disini dapat dilihat bahwa nilai yang mempengaruhi keluaran hanya pada input D yang nantinya akan merubah nilai Q yang juga menjadi input untuk Flip-Flop berikutnya. Jika nilai input D bernilai 0 maka output Q yang dikeluarkan juga 0. Namun, jika nilai D yang diberikan berlogika 1, maka output yang Q keluarkan juga berlogika 1. Output 1 inilah yang nantinya akan menjadi menjadi input untuk Flip Flop berikutnya.
    Komponen lain yang juga mempengaruhi nilai output Q adalah komponen SET. Jika SET berlogika 0 maka output Q yang dihasilkan juga 0, namun jika SET berlogika 1, maka output Q yang dikeluarkan adalah 1. Dan output inilah yang akan menjadi input untuk Flip Flop berikutnya. 
    Hal ini akan berlanjut hingga berhenti di Flip Flop terakhir. 




   
 
  5.Link Download [kembali]

File Proteus  Disini


Download Video Disini


File HTML Disini


Data Sheet 4013 Disini


di Tidak ada komentar:

Shift Register & Seven Segment




1. Tujuan [Kembali]

  1. Merangkai dan menguji Shift Register
  2. Merangkai dan Menguji aplikasi Shift Register pada Seven Segment
    3. 2. Alat dan Bahan [Kembali]
    Gambar 1.1 Module D'Lorenzo

    Gambar 1.2 Jumper
    1.  Panel DL 2203C 
    2.  Panel DL 2203D 
    3.  Panel DL 2203S 
    4. Jumper 
    3. Dasar Teori [Kembali]

    Shift Register
        Register geser (shift register) merupakan salah satu piranti fungsional yang banyak digunakan dalam sistem digital. Tampilan pada layar kalkulator dimana angka bergeser ke kiri setiap kali ada angka baru yang diinputkan menggambarkan karakteristik register geser tersebut. Register geser ini terbangun dari flip-flop. Register geser dapat digunakan sebagai memori sementara, dan data yang tersimpan didalamnya dapat digeser ke kiri atau ke kanan. Register geser juga dapat digunakan untuk mengubah data seri ke paralel atau data paralel ke seri. Ada empat tipe register yang dapat dirancang dengan kombinasi masukan dan keluaran dan kombinasi serial atau paralel :

    1. Serial in serial out (SISO)  
        Pada register SISO, jalur masuk data berjumlah satu dan jalur keluaran juga berjumlah satu. Pada jenis register ini data mengalami pergeseran, flip flop pertama menerima masukan dari input, sedangkan flip flop kedua menerima masukan dari flip flop pertama dan seterusnya.

     
    Gambar 4.1 Serial In Serial Out

    2. Serial in paralel out (SIPO)  
        Register SIPO, mempunyai satu saluran masukan saluran keluaran sejumlah flip flop yang menyusunnya. Data masuk satu per satu (secara serial) dan dikeluarkan secara serentak (secara paralel). Pengeluaran data dikendalikan oleh sebuah sinyal kontrol. Selama sinyal kontrol tidak diberikan, data akan tetap tersimpan dalam register.
     
    Gambar 4.2 Serial In Paralel Out

    3. Paralel In Serial Out (PISO)  
        Register PISO, mempunyai jalur masukan sejumlah flip flop yang menyusunnya, dan hanya mempunyai satu jalur keluaran. Data masuk ke dalam register secara serentak dengan di kendalikan sinyal kontrol, sedangkan data keluar satu per satu (secara serial).
     
    Gambar 4.3 Paralel In Serial Out
     
    4. Paralel In Paralel Out (PIPO)  
        Register PIPO, mempunyai jalur masukan dan keluaran sesuai dengan jumlah flip flop yang menyusunnya. Pada jenis ini data masuk dan keluar secara serentak.  
      
    Gambar 4.4 Paralel In Paralel Out

                                         Shift Register
        Piranti tampilan modern disusun sebagai pola 7-segmen atau dot matriks. Jenis 7segmen, sebagaimana namanya, menggunakan pola tujuh batang yang disusun membentuk angka 8 seperti ditunjukkan pada gambar 3.1. Menurut kesepakatan, huruf-huruf yang diperlihatkan dalam Gambar 3.1 ditetapkan untuk menandai segmen-segmen tersebut. Dengan menyalakan beberapa segmen yang sesuai akan dapat diperagakan digit-digit dari 0 sampai 9,  juga bentuk huruf A sampai F (heksadesimal).
        Sinyal input dari switches tidak dapat langsung dikirimkan ke peraga 7segmen, sehingga harus menggunakan decoder BCD ke 7-segmen sebagai antar muka. Decoder ini terdiri dari gerbang-gerbang logika yang masukannya berupa digit BCD dan keluarannya berupa saluran-saluran untuk mengemudikan tampilan 7-segmen.

     
    Gambar 4.5 Rangkaian Seven Segment Common Katoda

    Gambar 4.6 Rangkaian Seven Segment Common Anoda
    di Tidak ada komentar:

    Laporan Akhir 2 Modul 3




    1. Jurnal     [Kembali]







    2. Alat dan Bahan [Kembali]

    1.  Panel DL 2203D
    2.  Panel DL 2203S
    3.  Panel DL 2203C
    4. Jumper 
     

     

    3. Rangkaian Simulasi [Kembali]

    Percobaan 2a




    Percobaan 2b





    4. Prinsip Kerja Rangkaian [Kembali]

    Percobaan 2a    

        Pada percobaan ini kita menggunakan module D'Lorenzo pada bagian DL2203D dan DL2203S. Disini memiliki 6 input dan 4 output pada masing-masing IC nya.

        Pada IC 74LS90, B0 dihubungkan pada R0(1) dan B1 dihubungkan pada R0(2). Untuk B2 dihubungkan pada R9(1) dan B3 dihubungkan pada R9(2). Untuk indikator pengatur nilai output itu berada pada inputan B0 dan B1. Dan nilai CKA dihubungkan pada CKB lalu dialiri sinyal CLOCK. 

            Sedangkan pada IC 7493, B4 dihubungkan pada R0(1) dan B5 dihubungkan pada R0(2). Untuk pengatur nilai output terletak pada B4 dan B5. Sedangkan untuk CKA dihubungkan pada CKB lalu dipararelkan dengan CKA dan CKB IC 74LS90. Untuk output yang dihasilkan disesuaikan dengan nilai inputan yang terdapat pada modul. 


    Percobaan 2b

        Pada percobaan ini hampir sama dengan percobaan 2a. Yang menjadi pembedanya adalah nilai CLOCK yaitu CKA dan CKB pada masing-masing IC. Untuk percobaan 2b output CKA pada IC 7493 dipararelkan dengan CKA 74LS90 yang nantinya akan dihubungkan pada sinyal CLOCK. Sedangkan CKB tidak dipararelkan untuk 2 IC. Melainkan nilai CKB IC 74LS90 akan dijadikan feedback untuk nilai output Q0. Begitu juga dengan IC 7493 nilai CKB nya dijadikan feedback untuk nilai output pada QA. Untuk output yang dihasilkan disesuaikan dengan nilai inputan yang terdapat pada modul. 

     Tabel Kebenaran 7493



       

    5. Video Rangkaian[Kembali]
     
    Percobaan 2a


    Percobaan 2b




         6. Analisa [Kembali]

    1. Analisislah output yang dihasilkan untuk masing-masing IC, baik itu IC 74LS90 maupun IC 7493. Apakah output yang dihasilkan sama? Kalau iya jelaskan kenapa bisa sama dan jika tidak, mengapa bisa berbeda?

    Jawab: 
    • Untuk percobaan pertama nilai output dari 74LS90 dan 7493 itu sama yaitu sama-sama mati dikarenakan nilai RESET (R0) pada B0,B1,B4 dan B5 itu berlogika 1 yang membuat output tidak ada atau mati.
    • Pada percobaan kedua nilai IC 74LS90 bernilai 0 karena B0 dan B1 berlogika 1 yang membuat output menjadi 0 sedangkan pada IC 7493 bernilai 3 4 7 8 11 12 atau counter up karena perhitungannya maju atau naik.
    • Pada percobaan ketiga nilai B0=0, B1=dont care serta B4=0 dan B5=0 maka didapat nilai output IC 74LS90  bernilai 2 4 6 9 atau counter Up dikarenakan perhitungannya maju atau naik. Sedangkan output IC 7493 yaitu 3 4 7 8 11 12 15 atau counter up juga. Pada IC 74LS90 hanya bisa menghitung sampai 9 karena kode IC nya yaitu ICT-9 dan IC 7493 bisa menghitun sampai 15 karena kodenya yaitu ICT-15.
    • Percobaan 4 sama dengan percobaan 3
    • Percobaan 5, 6, 7. Dikarenakan nilai B4 dan B5 diputus otomatis nilai dari output IC 7493 yaitu 0 atau tidak menyala dan untuk output dari IC 74LS90 dikarenakan nilai B0=dont care dan B1=0 atau kebalikannya maka didapat output yaitu 0 2 5 6 8 atau counter up. 
        
    2. Analisalah dan jelaskanlah mengapa pada percobaan 2a kondisi 1, menghasilkan output 0(tidak ada LED yang menyala)? Apa faktor yang mempengaruhinya dan kenapa bisa begitu?

    Jawab: Output pada percobaan 2 kondisi 1 menghasilkan output 0 (tidak menyala) dikarenakan nilai RESET (R0) pada B0,B1,B4 dan B5 bernilai 1. Hal ini membuat seluruh lampu LED mati atau tidak menyala. Hal ini dikarenakan RESET sebagai pengatur output pada 2 IC ini. 


    3. Pada percobaan 2a dan 2b, terdapat perbedaan pada clocknya. Pada percobaan 2a, clock A dan clock B dihubungkan kesumber clock. Sedangkan pada percobaan 2b, clock A nya dihubungkan kesumber clock, sedangkan clock B dihubungkan ke outputnya H0 dan H4. Apakah hasil yang didapatkan itu sama?Jika iya, kenapa bisa sama dan jika tidak kenapa bisa berbeda, dan dimana letak perbedaannya. 

    Jawab: Untuk jenis counter yang didapat itu sama antara percobaan 2a dan 2b yaitu Counter up. Namun, untuk nilai output hanya output pada kondisi 1 pada 2 percobaan yang memiliki nilai output yang sama. Hal ini dikarenakan nilai RESET sebagai indikator pengatur output berlogika 1. Dan untuk kondisi 2 sampai 7 memiliki nilai yang berbeda. Terlihat pada percobaan 2a, nilai output yang didapat tidak beraturan atau melompat-lompat karena rangkaian ini dihubungkan pada CLOCK yang sama untuk 2 IC nya. Sedangkan pada percobaan 2b memiliki counter atau perhitungan yang lebih beraturan. Hal ini dikarenakan nilai output dari H0 dan H4 difeedbackan kembali kedalam CLOCK dan itu berlaku untuk kondisi lainnya (output yang dihasilkan difeedbackan).
            

    7. Link Download [Kembali]







    di Tidak ada komentar:

    Laporan Akhir 1 Modul 3




    1. Jurnal     [Kembali]







    2. Alat dan Bahan [Kembali]

    1.  Panel DL 2203D
    2.  Panel DL 2203S
    3.  Panel DL 2203C
    4. Jumper 
     

     

    3. Rangkaian Simulasi [Kembali]








    4. Prinsip Kerja Rangkaian [Kembali]

        Pada percobaan ini kita menggunakan module D'Lorenzo pada bagian DL2203D dan DL2203S. Pada bagian DL2203D, kita memasukkan logika dari B0, B1, B2, B3 yang kemudian dihubungkan ke T Flip Flop. CLOCK pada T Flip Flop pertama dihubungkan pada sinyal CLOCK. CLOCK pada T Flip Flop kedua didapat dari output yang dihasilkan oleh T Flip Flop 1 dan begitu juga T Flip Flop berikutnya yang didapat dari output T Flip Flop berikutnya. B0 dihubungkan pada input RESET pada T Flip Flop. Input SET dihubunkan pada VCC +5V. B0 disini kita atur sesuai dengan perintah pada modul percobaan yaitu diubah kedalam logika 1.  Dengan begitu dapat dilihat perubahan tiap komponen outputnya mulai dari H0, H1, H2, dan H3. 

        Rangkaian ini disebut juga rangkaian Counter Up Asyncronous dikarenakan nilai output yang dihasilkan selalu menghitung maju. Dan output dari flip flop pertama akan menjadi input untuk flip flop berikutnya. 

    Adapun beberapa komponen yang digunakan yaitu: 

        T Flip Flop


        Dapat dilihat untuk jenis T flip flop hanya terdapat 2 kondisi yaitu kondisi toggle dan kondisi tetap. dimana ketika T berlogika 1 dan diberi trigger pada clock maka akan mengalami kondisi toggle dan ketika T berlogika 0 dan diberi trigger pada clock maka akan mengalami kondisi tetap.


    5. Video Rangkaian[Kembali]
     




         6. Analisa [Kembali]

    1. Analisa output yang dihasilkan pada percobaan 1 berdasarkan IC yang digunakan. Kapan H0, H1,H2 dan H3 mengeluarkan outputnya.

    Jawab: 

        Rangkaian pada percobaan 1 adalah rangkaian Fall Time. Jadi, setiap output 1 0 maka akan terjadi trigger atau perubahan nilai output. Dan untuk nilai H0 itu didapat dari perubahan nilai CLOCK. Jadi, setiap nilai CLOCK 1 0 maka output H0 akan berubah. Hal ini dikarenakan rangkaian ini adalah rangkaian counter Asyncronous dimana nilai output sebelumnya akan menjadi input untuk bit selanjutnya. Dan nilai CLOCK nya ada pada bit pertama, selebihnya berdasarkan output dari sinyal sebelumnya. Untuk itu nilai input H1 didapat dari output H0. Untuk setiap perubahan nilai H0 dari 1 ke 0 maka H1 akan berubah. Untuk H2 didapat pada output H1, jadi setiap nilai H1 berubah dari 1 ke 0 maka output H2 akan berubah . Begitu juga dengan H3. 

    2. Bagaimana sinyal output yan dihasilkan pada JK Flip Flop ketiga dan keempat? Kapan output itu akan bernilai satu?

    Jawab:

        Untuk output dari JK Flip Flop ketiga dan keempat yaitu dengan memperhatikan pada nilai output sebelumnya yaitu JK Flip Flop kedua. Dimana ketika JK Flip Flop kedua berubah dari 1 ke 0 maka nilai JK Flip Flop ketiga juga akan berubah. Untuk output bernilai 1 pada JK Flip Flop ketiga yaitu pada bit kedelapan (output kedelapan). Dan untuk nilai JK Flip Flop keempat dipengaruhi oleh output dari JK Flip Flop sebelumnya yaitu JK Flip Flop ketiga. Dan untuk perubahan nilai terjadi pada bit ke-16 atau output ke 16. 
            

    7. Link Download [Kembali]







    di Tidak ada komentar:
    Langganan: Postingan (Atom)

    Modul 4

    [KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Pendahuluan 2. Tujuan 3. Alat dan Bahan 4. Dasar Teori 5. Percobaan Percob...

    • Modul 2
      [KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Pendahuluan 2. Tujuan 3. Alat dan Bahan 4. Dasar Teori 5. Percobaan Percobaan ...
    • Aplikasi I/O Sederhana (Kipas dan Suara)
      [KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Pendahuluan 2. Tujuan 3. Alat dan Bahan 4. Dasar Teori 5. Percobaan Percobaan ...