1. Kondisi [kembali]
Tugas Pendahuluan 1 Modul 4
( Percobaan 1 Kondisi 4 )
Buatlah rangkaian seperti gambar percobaan 1 dengan menggunakan D Flip Flop.
2. Gambar Rangkaian [kembali]
3.Video Simulasi [kembali]
4.Prinsip Kerja [kembali]
Sesuai dengan kondisi pada rangkaian ini yaitu Shift Register Serial In Serial Out (SISO) atau inputan dan keluaran berjumlah satu atau dilakukan secara satu persatu. Secara aris besar inputan akan diberikan pada flip flop pertama dan output pada flip flop ini akan menjadi input untuk flip flop berikutnya, dan begitu seterusnya. Pada rangkaian ini terdapat 7 SPDT yaitu SW 1 terhubung pada SET D Flip Flop ke 4, SW 2 terhubung pada SET D Flip Flop ke 3, SW 3 terhubung pada SET D Flip Flop ke 2, SW 4 terhubung pada SET D Flip Flop ke 1. SW 5 terhubung pada gerbang AND yang juga terhubung pada CLOCK. SW 6 terhubung pada input D para rangkaian D Flip Flop yang pertama. Serta SW 7 terhubung pada tiap tiap RESET diseluruh D Flip Flop. Disini dapat dilihat bahwa nilai yang mempengaruhi keluaran hanya pada input D yang nantinya akan merubah nilai Q yang juga menjadi input untuk Flip-Flop berikutnya. Jika nilai input D bernilai 0 maka output Q yang dikeluarkan juga 0. Namun, jika nilai D yang diberikan berlogika 1, maka output yang Q keluarkan juga berlogika 1. Output 1 inilah yang nantinya akan menjadi menjadi input untuk Flip Flop berikutnya. Komponen lain yang juga mempengaruhi nilai output Q adalah komponen SET. Jika SET berlogika 0 maka output Q yang dihasilkan juga 0, namun jika SET berlogika 1, maka output Q yang dikeluarkan adalah 1. Dan output inilah yang akan menjadi input untuk Flip Flop berikutnya.
Hal ini akan berlanjut hingga berhenti di Flip Flop terakhir.
5.Link Download [kembali]
Sesuai dengan kondisi pada rangkaian ini yaitu Shift Register Serial In Serial Out (SISO) atau inputan dan keluaran berjumlah satu atau dilakukan secara satu persatu. Secara aris besar inputan akan diberikan pada flip flop pertama dan output pada flip flop ini akan menjadi input untuk flip flop berikutnya, dan begitu seterusnya.
Pada rangkaian ini terdapat 7 SPDT yaitu SW 1 terhubung pada SET D Flip Flop ke 4, SW 2 terhubung pada SET D Flip Flop ke 3, SW 3 terhubung pada SET D Flip Flop ke 2, SW 4 terhubung pada SET D Flip Flop ke 1. SW 5 terhubung pada gerbang AND yang juga terhubung pada CLOCK. SW 6 terhubung pada input D para rangkaian D Flip Flop yang pertama. Serta SW 7 terhubung pada tiap tiap RESET diseluruh D Flip Flop.
Disini dapat dilihat bahwa nilai yang mempengaruhi keluaran hanya pada input D yang nantinya akan merubah nilai Q yang juga menjadi input untuk Flip-Flop berikutnya. Jika nilai input D bernilai 0 maka output Q yang dikeluarkan juga 0. Namun, jika nilai D yang diberikan berlogika 1, maka output yang Q keluarkan juga berlogika 1. Output 1 inilah yang nantinya akan menjadi menjadi input untuk Flip Flop berikutnya.
Komponen lain yang juga mempengaruhi nilai output Q adalah komponen SET. Jika SET berlogika 0 maka output Q yang dihasilkan juga 0, namun jika SET berlogika 1, maka output Q yang dikeluarkan adalah 1. Dan output inilah yang akan menjadi input untuk Flip Flop berikutnya.
Hal ini akan berlanjut hingga berhenti di Flip Flop terakhir.
File Proteus Disini
Download Video Disini
File HTML Disini
Data Sheet 4013 Disini
Tidak ada komentar:
Posting Komentar