1. Kondisi [kembali]
Tugas Pendahuluan 1 Modul 3
( Percobaan 1 Kondisi 2 )
Buatlah rangkaian seperti gambar percobaan 1 dengan output menjadi 8 bit.
2. Gambar Rangkaian [kembali]
3.Video Simulasi [kembali]
4.Prinsip Kerja [kembali]
Sesuai dengan kondisi pada rangkaian ini memiliki Counter Asyncronous dengan inputan berupa saklar SPDT dengan output berupa logic probe. Pada rangkaian ini jua memakai prinsip kerja dari T Flip Flop. Pada rangkaian ini nilai R dan S bernilai 1 karena terhubung dengan VCC, dan output yang dihasilkan adalah Q = 0 dan Q' = 1. Nilai dari output ini jua bersifat toogle dan akan terus berubah nilai ketika input bernilai 0. Output Q akan dialirkan ke rangkaian T Flip Flop berikutnya dan terus seperti itu sampai ke T Flip Flop yang ke 8.
Jadi, pada prinsipnya Counter Asyncronous ini adalah rangkaian T Flip Flop dan output Q yang dihasilkan akan dialiri ke kaki input T Flip Flop berikutnya. Begitu seterusnya hingga ke rangkaian T Flip Flop yang ke 8.
Counter Asyncronous adalah T Flip Flop yang nilai output Q atau Q' disambungkan ke kaki input CLK rangkaian berikutnya dan nilai CLK hanya diberikan pada rangkaian pertama serta untuk rangkaian kedua hingga seterusnya didapat dari output yang dihasilkan pada rangkaian pertama.
Pada rangkaian ini terdapat 2 penyusun yaitu.
1. Counter Asyncronous Adalah counter yang masing-masing flip-flop yang digunakan akan bergulingan (berubah kondisi dari "0" ke "1") dan sebaliknya secara berurutan atau langkah demi langkah, hal ini disebabkan hanya karena flipflop yang paling ujung saja yang dikendalikan oleh sinyal clock, sedangka sinyal clock untuk flipflop lainnya diambilkan dari output masing-masing flip flop sebelumnya.
2. T Flip Flop
Dapat dilihat untuk jenis T flip flop hanya terdapat 2 kondisi yaitu kondisi toggle dan kondisi tetap. dimana ketika T berlogika 1 dan diberi trigger pada clock maka akan mengalami kondisi toggle dan ketika T berlogika 0 dan diberi trigger pada clock maka akan mengalami kondisi tetap.
5.Link Download [kembali]
Sesuai dengan kondisi pada rangkaian ini memiliki Counter Asyncronous dengan inputan berupa saklar SPDT dengan output berupa logic probe. Pada rangkaian ini jua memakai prinsip kerja dari T Flip Flop.
Pada rangkaian ini nilai R dan S bernilai 1 karena terhubung dengan VCC, dan output yang dihasilkan adalah Q = 0 dan Q' = 1. Nilai dari output ini jua bersifat toogle dan akan terus berubah nilai ketika input bernilai 0. Output Q akan dialirkan ke rangkaian T Flip Flop berikutnya dan terus seperti itu sampai ke T Flip Flop yang ke 8.
Jadi, pada prinsipnya Counter Asyncronous ini adalah rangkaian T Flip Flop dan output Q yang dihasilkan akan dialiri ke kaki input T Flip Flop berikutnya. Begitu seterusnya hingga ke rangkaian T Flip Flop yang ke 8.
Counter Asyncronous adalah T Flip Flop yang nilai output Q atau Q' disambungkan ke kaki input CLK rangkaian berikutnya dan nilai CLK hanya diberikan pada rangkaian pertama serta untuk rangkaian kedua hingga seterusnya didapat dari output yang dihasilkan pada rangkaian pertama.
Pada rangkaian ini terdapat 2 penyusun yaitu.
1. Counter Asyncronous
Adalah counter yang masing-masing flip-flop yang digunakan akan bergulingan (berubah kondisi dari "0" ke "1") dan sebaliknya secara berurutan atau langkah demi langkah, hal ini disebabkan hanya karena flipflop yang paling ujung saja yang dikendalikan oleh sinyal clock, sedangka sinyal clock untuk flipflop lainnya diambilkan dari output masing-masing flip flop sebelumnya.
2. T Flip Flop
Dapat dilihat untuk jenis T flip flop hanya terdapat 2 kondisi yaitu kondisi toggle dan kondisi tetap. dimana ketika T berlogika 1 dan diberi trigger pada clock maka akan mengalami kondisi toggle dan ketika T berlogika 0 dan diberi trigger pada clock maka akan mengalami kondisi tetap.
File Proteus Disini
Download Video Disini
File HTML Disini
Data Sheet J-K Flip Flop (74LS112) Disini
Tidak ada komentar:
Posting Komentar