1. Kondisi [kembali]
Tugas Pendahuluan 1 Modul 2
( Percobaan 1 Kondisi 20 )
Buatlah rangkaian J-K Flip-flop dan D flip-flop seperti pada gambar pada percobaan 1 dengan ketentuan input B0=0, B1=1, B2= dont care, B3= dont care, B4= dont care, B5= dont care, B6= dont care denan LED diganti logic probe.
2. Gambar Rangkaian [kembali]
3.Video Simulasi [kembali]
4.Prinsip Kerja [kembali]
JK Flip-Flop Sesuai pada kondisi rangkaian memiliki J-K flip flop dan D flip flop dengan inputan berupa saklar SPDT dan output berupa logicprobe. Pada rangkaian ini B1 bernilai 1 karena terhubung dengan vcc, B2 bernilai 0 karena dihubungkan dengan ground, B3 dan B4 bernilai 1 karena dihubungkan dengan vcc, dan B0 bernilai 0 karena dihubungkan dengan ground.
B1 dihubunkan dengan inputan JK Flip Flop input S, B2 dihubungkan dengan inputan J, B3 dihubungkan dengan inputan CLK, B4 dihubungkan dengan inputan K dan B0 dihubungkan dengan inputan R.
Untuk nilai pada JK Flip Flop sendiri didapat berdasarkan tabel kebenaran yang mana dikarenakan nilai S bernilai 1 dan nilai R bernilai 0. Sehingga nilai CLK itu dont care yang mana berapapun nilai output maka tidak akan mempengaruhi nilai CLK, dan Q bernilai 1 sedangkan Q' yang merupakan invers dari Q bernilai 0.
D Flip-Flop
B5 dihubungkan pada input D dalam D Flip-flop, B6 dihubungkan dengan inputan CLK. Dan B1 dihubungkan dengan inputan S pada D Flip-Flop serta B0 dihubungkan dengan inputan R.
Terlihat pada rangkaian ini nilai S=1, R=0. berdasarkan tabel kebenaran untuk S=1 dan R=0 maka nilai D bersifat dont care yang mana artinya nilai D tidak akan mempengaruhi output. Untuk nilai CLK juga sama bersifat dont care dan Q bernilai 1 serta Q' adalah invers dari Q maka bernilai 0.
Sedangkan untuk tabel kebenaran dari masing masing IC adalah sebagai berikut:
1. J-K Flip-Flop (4027)
2. D Flip-Flop (4013)
5.Link Download [kembali]
JK Flip-Flop
Sesuai pada kondisi rangkaian memiliki J-K flip flop dan D flip flop dengan inputan berupa saklar SPDT dan output berupa logicprobe.
Pada rangkaian ini B1 bernilai 1 karena terhubung dengan vcc, B2 bernilai 0 karena dihubungkan dengan ground, B3 dan B4 bernilai 1 karena dihubungkan dengan vcc, dan B0 bernilai 0 karena dihubungkan dengan ground.
B1 dihubunkan dengan inputan JK Flip Flop input S, B2 dihubungkan dengan inputan J, B3 dihubungkan dengan inputan CLK, B4 dihubungkan dengan inputan K dan B0 dihubungkan dengan inputan R.
Untuk nilai pada JK Flip Flop sendiri didapat berdasarkan tabel kebenaran yang mana dikarenakan nilai S bernilai 1 dan nilai R bernilai 0. Sehingga nilai CLK itu dont care yang mana berapapun nilai output maka tidak akan mempengaruhi nilai CLK, dan Q bernilai 1 sedangkan Q' yang merupakan invers dari Q bernilai 0.
D Flip-Flop
B5 dihubungkan pada input D dalam D Flip-flop, B6 dihubungkan dengan inputan CLK. Dan B1 dihubungkan dengan inputan S pada D Flip-Flop serta B0 dihubungkan dengan inputan R.
Terlihat pada rangkaian ini nilai S=1, R=0. berdasarkan tabel kebenaran untuk S=1 dan R=0 maka nilai D bersifat dont care yang mana artinya nilai D tidak akan mempengaruhi output. Untuk nilai CLK juga sama bersifat dont care dan Q bernilai 1 serta Q' adalah invers dari Q maka bernilai 0.
Sedangkan untuk tabel kebenaran dari masing masing IC adalah sebagai berikut:
1. J-K Flip-Flop (4027)
2. D Flip-Flop (4013)
File Proteus Disini
Download Video Disini
File HTML Disini
Data Sheet J-K Flip Flop (4027) Disini
Data Sheet D Flip-Flop (4013) Disini
Tidak ada komentar:
Posting Komentar